《xilinx FPGA开发实用教程》里P603页介绍的提高时序性能的手段 1布局较差及解决方案 2逻辑级数过多 3信号扇出过高 这个信号扇出过高是什么意思?我现在的系统刚好是这个问题,怎么解决? 上边说逻辑幅值和区域约束?如何实现?