网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  L

全部| 精华| 求助| 下载
共2007条 14/51 |‹ ‹ 12 13 14 15 16 17 › ›| 跳转至页
FPGA至简设计法为什么这么简单 【FPGA/CPLD】
十年一刻|浏览：2619|回复：3| nana96 2018-02-28 19:31:39
新人求助，FPGAVerilog代码上电复位期间，把某一64位宽寄存器初始化值全部置1后（低电平有效），原来正常的板件，不能正常运行了，一直保持上电复位状态。 【FPGA/CPLD】
weiyutianming|浏览：1812|回复：1| weiyutianming 2018-01-20 16:57:34
怎样用modelsim做后仿真(适合quatus) 【FPGA/CPLD】
叮叮当当|浏览：3911|回复：7| billow兔 2018-01-05 15:11:43
如何看懂别人的代码（上） 【FPGA/CPLD】
十年一刻|浏览：2692|回复：1| 十年一刻 2017-12-13 15:30:20
寻找xilinx Kintex7系列 IBIS-AMI模型 【FPGA/CPLD】
xman198611|浏览：3520|回复：2| tengjiexx 2017-12-10 01:26:31
FPGA模块划分技巧 【FPGA/CPLD】
十年一刻|浏览：2443|回复：4| 十年一刻 2017-12-06 15:54:30
明德扬FPGA设计技巧--gVim模板设计分享2 【FPGA/CPLD】
十年一刻|浏览：1898|回复：1| 十年一刻 2017-11-29 16:39:20
verilog 程序下载问题，请各位大神帮忙解答一下 【FPGA/CPLD】
18737603928|浏览：1542|回复：0| 18737603928 2017-11-15 16:18:28
Vivado Hls 设计流程总结 【FPGA/CPLD】
L周O逗V逗E|浏览：1788|回复：2| fbsdfb 2017-11-07 23:20:29
verilog语法学习心得 【FPGA/CPLD】
lhgsam1|浏览：1860|回复：1| 王庆阳 2017-10-22 14:36:00
diamond软件编写Verilog程序报错 【FPGA/CPLD】
15229801915|浏览：2286|回复：4| 15229801915 2017-10-13 20:49:15
Quartus II 9.1下verilog的Error (10228)错误 求大神解惑 【FPGA/CPLD】
hjr0607|浏览：7769|回复：4| 啸风 2017-09-27 11:34:26
FPGA JTAG下载问题 JTAG链可以检测到，但是不能PROGROAM FAILED 【FPGA/CPLD】
laodongsh|浏览：2930|回复：1| liangping367 2017-09-20 21:03:33
FPGA/CPLD的区别，能做什么呢？ 【FPGA/CPLD】
qq3228748022|浏览：1412|回复：0| qq3228748022 2017-09-18 16:27:02
基于ALTERA实现的PWM调制verilog 【FPGA/CPLD】
billow兔|浏览：3643|回复：1| billow兔 2017-09-15 15:58:02
FPGA input delay约束的方法 【FPGA/CPLD】
billow兔|浏览：2179|回复：1| billow兔 2017-09-15 15:57:07
潘文明至简设计法系列教程-Verilog快速掌握新版简介 【FPGA/CPLD】
billow兔|浏览：2305|回复：1| billow兔 2017-09-15 15:55:02
Xilinx ISE11.1 license破解 【FPGA/CPLD】
小江湖|浏览：3912|回复：7| thytsx 2017-08-26 09:25:44
Altera CPLD做422通讯选型问题 【FPGA/CPLD】
7456|浏览：2071|回复：2| 7456 2017-08-21 18:32:17
[精华] 视频详解：上海尤老师verilog入门到实战第十六课 【FPGA/CPLD】
l51031767|浏览：9345|回复：6| caidance 2017-08-02 01:15:08
LAN-401信号处理模块 【FPGA/CPLD】
universaldata|浏览：1320|回复：1| vaioshop 2017-07-07 08:12:57
verilog 不可综合语句 【FPGA/CPLD】
ZZzz163|浏览：1319|回复：0| ZZzz163 2017-06-29 15:28:40
FPGA与 Verilog的若干开发经验 【FPGA/CPLD】
ZZzz163|浏览：1427|回复：0| ZZzz163 2017-06-29 15:27:44
VHDL编程的一些心得体会 【FPGA/CPLD】
L周O逗V逗E|浏览：1740|回复：0| L周O逗V逗E 2017-06-29 14:42:39
FPGA测频原理和Verilog代码 【FPGA/CPLD】
L周O逗V逗E|浏览：1884|回复：0| L周O逗V逗E 2017-06-29 14:40:41
使用Tcl脚本分配FPGA管脚 【FPGA/CPLD】
cqa29|浏览：1512|回复：0| cqa29 2017-06-29 14:39:04
Verilog中define、parameter、localparam的区别 【FPGA/CPLD】
御剑小子|浏览：1969|回复：0| 御剑小子 2017-06-29 14:26:21
芯片设计：Verilog断言（SVA）语法 【FPGA/CPLD】
南城旧梦lgl|浏览：1463|回复：0| 南城旧梦lgl 2017-06-29 14:24:41
Verilog中条件编译命令 `ifdef、`else、`endif 用法 【FPGA/CPLD】
南城旧梦lgl|浏览：1579|回复：0| 南城旧梦lgl 2017-06-29 14:23:13
verilog中的点滴 【FPGA/CPLD】
damifans|浏览：1258|回复：0| damifans 2017-06-29 14:20:39
VHDL常用代码 【FPGA/CPLD】
damifans|浏览：1552|回复：0| damifans 2017-06-29 14:15:10
VHDL测试文件写法 【FPGA/CPLD】
dasdzxc|浏览：1688|回复：0| dasdzxc 2017-06-29 14:12:49
Verilog实现按键消抖检测教程 【FPGA/CPLD】
dasdzxc|浏览：1434|回复：0| dasdzxc 2017-06-29 14:12:03
Verilog教程—— specify功能 【FPGA/CPLD】
WZH702461|浏览：2579|回复：0| WZH702461 2017-06-29 13:58:45
Xilinx SelectIO资源的使用总结 【FPGA/CPLD】
mhx3211|浏览：1885|回复：0| mhx3211 2017-06-29 13:52:11
ZYNQ学习笔记（一） HelloWorld实现 【FPGA/CPLD】
hedibn012|浏览：1363|回复：0| hedibn012 2017-06-29 13:31:55
Zynq基础 5：LINUX 设备树 【FPGA/CPLD】
wylbj|浏览：1917|回复：1| vaioshop 2017-06-29 08:16:13
Verilog基础知识0 【FPGA/CPLD】
wllaodage|浏览：1209|回复：0| wllaodage 2017-06-28 16:28:30
查找表LUT和编程方式 【FPGA/CPLD】
Timine|浏览：1201|回复：0| Timine 2017-06-28 16:20:02
Vivado Hls 设计流程总结 【FPGA/CPLD】
L周O逗V逗E|浏览：1433|回复：0| L周O逗V逗E 2017-06-28 16:15:31
全部|精华
共2007条 14/51 |‹ ‹ 12 13 14 15 16 17 › ›| 跳转至页