自动生成Tcl文件
Project -> Generate Tcl File for Project...
弹出如下对话框,设置脚本路径。
编辑引脚
使用set_location_assignment分配管脚如下:
第一次配制时,没有set_location_assignment语句,自已在set_global_assignment语句下一行添加即可。
执行Tcl脚本
Tools -> Tcl Scripts...
选中刚新建的Tcl文件,点击Run运行即可!
答疑解惑
1. 为什么Tcl中没有为每个引脚分配输入输出属性,也能保证引脚属性正确?
因为引脚输入输出属性都已经在Verilog语言的module中或原理图中设置了,如下图,
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |