自动生成Tcl文件
Project -> Generate Tcl File for Project...
弹出如下对话框,设置脚本路径。
编辑引脚
使用set_location_assignment分配管脚如下:
第一次配制时,没有set_location_assignment语句,自已在set_global_assignment语句下一行添加即可。
执行Tcl脚本
Tools -> Tcl Scripts...
选中刚新建的Tcl文件,点击Run运行即可!
答疑解惑
1. 为什么Tcl中没有为每个引脚分配输入输出属性,也能保证引脚属性正确?
因为引脚输入输出属性都已经在Verilog语言的module中或原理图中设置了,如下图,
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |