EEPW论坛

Verilog快速掌握新版 简介 VerilogHDL作为一种硬件描述语言是我们在学习FPGA时所必须掌握的工具之一。虽然Verilog HDL的最大优点是易学易用，但是由于其语法较为自由，因此初学者在使用的过程中容易犯一些错误。

明德扬至简设计法由拥有多年FPGA代码编写经验的潘文明老师首创，不仅能让初学者在短时间内掌握Verilog语言，而且编写出的代码简洁无冗余、准确度高。我们将通过一系列案例，让您得到关于Verilog的高效点拨。

01 D触发器及代码 本视频讲述了编写FPGA程序最重要的基础——D触发器。很多同学觉得要把数字电路基础学完，才能学习FPGA。实际上，很多知识是不需要用到的，我们只要清楚D触发器就足够了。大家通过学习本视频之后便可以开始着手写代码，无需再浪费大量的时间去学习理论知识，实践才能出真知！
视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=v05109ogdvm&auto=0


02 FPGA设计思维 什么是FPGA设计思维呢？本视频可以告诉你，教您区别、理解硬件思维和软件思维的不同，让你全方位掌握FPGA的设计思路。

视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=p0510eg7jr8&auto=0

03 我们的第一个设计 当你看到一个项目要求之后，如何设计呢？也许你自己感觉已经懂了，于是在模模糊糊的情况下就开始写代码，没有清晰步骤，最后需要反复打补丁才完成？ 本视频通过一个简单的例子告诉你如何正确地设计，手把手教你设计的思路、过程。
视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=p0510eg7jr8&auto=0


04 我们的第一个设计思路 明德扬根据多年项目和培训经验，总结和制定了一套科学严谨的计数器规则。只要按照我们的“计数器架构八步法”，一步步考虑你的设计，就完全不存在无思路、无从下手的问题。本视频主要通过一个案例来阐述明德扬“计数器架构八步法”如何实现代码的全过程，即便您是Verilog初学者，也能快速掌握。

视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=j0510nqllda&auto=0

05 第一个设计语法总结 如今市面上有不少关于Verilog语法的书籍，但实际上我们常用的语法并不多，如果花费大量的时间和精力去钻研全部的语法，那么这显然是不明智的做法。本课程所介绍的语法，可以覆盖绝大部分的应用，而且完全不影响设计效率。我们视频通过总结一些基本的语法应用，让您掌握至简设计法的精髓，帮助您在以后的学习中打下坚实的基础。

视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=x0510xxf4a6&auto=0

06 我们的第二个设计——串口 本视频介绍的是串口的发送模块的练习要求，让您在实践中掌握至简设计法的精髓。
视频地址：https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=y05105qeuhv&auto=0