网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  时

全部| 精华| 求助| 下载
共382条 5/10 |‹ ‹ 3 4 5 6 7 8 › ›| 跳转至页
用DSP定时器实现方波输出的方法 【DSP系统】
zhuzai|浏览：1227|回复：0| zhuzai 2014-08-22 13:45:46
DSP系统设计100问之时钟和电源 【DSP系统】
zhuzai|浏览：1130|回复：0| zhuzai 2014-08-22 13:35:38
DSP系统设计100问之.时钟电路选择原则 【DSP系统】
zhuzai|浏览：1341|回复：0| zhuzai 2014-08-22 13:07:06
实时操作系统DSP/BIOS在DSP开发中的应用 【DSP系统】
yangyun|浏览：1236|回复：0| yangyun 2014-08-20 19:48:39
我看FPGA现在难以取代FPGA+DSP的架构，这段时间的思索总结 【DSP系统】
yangyun|浏览：1097|回复：0| yangyun 2014-08-20 13:44:04
单片机控制技术用于空调器通电延时启动保护器 【DSP系统】
yangyun|浏览：1124|回复：0| yangyun 2014-08-20 13:32:47
关于DSP芯片如何选择外部时钟 【DSP系统】
zhuzai|浏览：1176|回复：0| zhuzai 2014-08-15 14:00:08
2812片内ADC采样时间计算 【DSP系统】
zhuzai|浏览：1089|回复：0| zhuzai 2014-08-15 13:53:57
用软件定时的计算方法 【DSP系统】
zhuzai|浏览：1063|回复：0| zhuzai 2014-08-15 13:38:27
5509A扩展外部存储器SDRAM时对GPIO0引脚的设置 【DSP系统】
zhuzai|浏览：1720|回复：0| zhuzai 2014-08-15 13:35:31
28335编译时解决WARNING_invalid_compiler_option_--float_support=fpu32 【DSP系统】
九哥|浏览：4018|回复：2| HUSTLRH 2014-08-04 20:41:02
在quartus9.0改动程序编译成功后为何不能时实的下载到板子里？ 【FPGA/CPLD】
QXM123|浏览：3034|回复：0| QXM123 2014-08-02 14:49:44
用FPGA替代DSP实现实时视频处理 【FPGA/CPLD】
xiaogun|浏览：2264|回复：1| htbadboy 2014-07-31 10:12:06
FPGA与CPLD的区别 【FPGA/CPLD】
xiaogun|浏览：2403|回复：0| xiaogun 2014-07-30 21:47:04
降低FPGA功耗的设计技巧 【FPGA/CPLD】
xiaogun|浏览：1590|回复：0| xiaogun 2014-07-30 21:02:55
问一下，我配置nios软核的时候出现这个错误，怎么搞？ 【FPGA/CPLD】
站的高尿的远|浏览：1820|回复：1| halibote523 2014-07-24 22:02:51
ccs 3.3 如何使用realtime mode 使变量能够实时更新 【DSP系统】
zhongshengufo|浏览：4604|回复：1| paradoxfx 2014-07-20 12:57:53
请教一个关于检测回波时间的问题，怎么能让一个上升沿来了之后计数器停止计数。 【FPGA/CPLD】
fangyu12|浏览：2951|回复：4| htbadboy 2014-07-07 17:09:25
手工焊接BGA封装，在PCB设计时，BGA引脚旁的过孔的内径、外径一般为多少mil/mm? 【FPGA/CPLD】
站的高尿的远|浏览：2765|回复：0| 站的高尿的远 2014-06-30 16:29:30
问个问题，大家在做FPGA开发的时候，功能仿真是必须的么？ 【FPGA/CPLD】
站的高尿的远|浏览：1912|回复：1| 51FPGA 2014-06-03 14:45:20
新人求助，请问如何完成下面的时序 【FPGA/CPLD】
fangyu12|浏览：2530|回复：4| fangyu12 2014-05-27 19:01:43
我在PlanAhead中绘制Pblock的时候为什么出现一些粗的线，这些线是什么意思？ 【FPGA/CPLD】
阿苍|浏览：2967|回复：2| 阿苍 2014-05-23 08:53:10
求助：用ISE自带的Isim仿真时提示fatal error 【FPGA/CPLD】
zl19891025|浏览：5330|回复：1| li308922492 2014-05-22 14:11:36
求问关于CCS4 使用时配置的问题~~~ 【DSP系统】
利刃侠|浏览：4129|回复：7| jackwang 2014-05-21 09:11:59
请教一个EPWM 时钟问题 【DSP系统】
zhoumeng4077|浏览：37|回复：5| Snake0301 2014-05-17 18:32:02
关于用modelsim做时序仿真的问题 【FPGA/CPLD】
zyo0|浏览：3380|回复：8| zyo0 2014-05-09 00:54:49
mcu模拟jtag时序配置fpga问题 【FPGA/CPLD】
kanojoy|浏览：2737|回复：5| 573181735 2014-04-08 23:08:47
自定IP核的，协议选为AXI的这种IP核时，user logic里面用得怎么样啊 【FPGA/CPLD】
roger|浏览：1531|回复：0| roger 2014-03-13 13:26:53
FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么 【FPGA/CPLD】
simonmao8385|浏览：3532|回复：5| 可爱女孩89 2014-03-12 16:52:43
时钟问题 【FPGA/CPLD】
yk01099038|浏览：3927|回复：0| yk01099038 2014-02-27 10:43:55
调用Altera的IP库，未经授权时可使用多久啊？ 【FPGA/CPLD】
myxxyy|浏览：6264|回复：7| 华帆科技 2014-02-08 11:39:15
XILINX SERDES SI仿真时发送侧抖动的设置 【FPGA/CPLD】
wangying|浏览：2775|回复：1| friends 2014-01-07 22:38:05
咨询下Altera FPGA全局时钟资源问题 【FPGA/CPLD】
卢西奥|浏览：3189|回复：1| 小江湖 2013-12-02 17:36:50
请教TMS320f28xx芯片量产时，怎么在板写入程序？ 【DSP系统】
九哥|浏览：50997|回复：21| 内马尔 2013-10-08 07:17:42
循环结构的延时计算，怎么算延时了多长啊！ 【DSP系统】
红米|浏览：9156|回复：31| 内马尔 2013-10-08 07:16:18
DSP定时器问题 【DSP系统】
fighting1|浏览：2301|回复：3| paradoxfx 2013-09-25 20:14:35
FPGA程序设计的时候应该把握什么准则或者是思想 【FPGA/CPLD】
liklon|浏览：2725|回复：3| hxing 2013-09-14 23:18:27
FPGA输出信号的时延问题 【FPGA/CPLD】
linuxp|浏览：2880|回复：4| friends 2013-09-09 21:55:21
FPGA和ASSP重压之下的ASIC 时日不多了吗？ 【FPGA/CPLD】
小江湖|浏览：4887|回复：15| Snake0301 2013-08-05 17:16:03
今天趁下班时间把板子焊好了，明天测试一下，蜂鸣器封装有点儿不太好感觉 【FPGA/CPLD】
liujinlu866|浏览：4847|回复：13| 啸风 2013-07-29 20:37:03
全部|精华
共382条 5/10 |‹ ‹ 3 4 5 6 7 8 › ›| 跳转至页