网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  时

全部| 精华| 求助| 下载
共382条 6/10 |‹ ‹ 4 5 6 7 8 9 › ›| 跳转至页
【转】数字信号处理 教案 ---- 2、时域离散信号和系统的频域分析 【DSP系统】
菜鸟求教|浏览：2323|回复：2| machinnneee 2013-07-15 14:53:31
[VHDL] 初始化dm9000a时遇到的问题 【FPGA/CPLD】
syliconix|浏览：5965|回复：1| FPGALOL 2013-06-19 13:56:24
求程序 用Verilog编写，定时器或计数器8253 程序. 【FPGA/CPLD】
元贞|浏览：2584|回复：1| shun333 2013-05-15 12:35:10
温度对相位测量的影响 【DSP系统】
wugangdlut|浏览：2359|回复：2| halibote523 2013-04-07 20:49:12
求助：EP2C5Q208进行PS配置时，发送到688个字节时出错 【FPGA/CPLD】
wuxyz|浏览：2356|回复：2| hanshuyujifen2 2012-12-16 09:48:14
DSP在内存分配时候，有个信号叫OVLY。这是个什么东西？ 【DSP系统】
hanshuyujifen2|浏览：10131|回复：11| hanshuyujifen2 2012-12-14 17:59:31
仿真时间 【DSP系统】
qiuhuncl|浏览：2470|回复：1| songzhige 2012-12-07 22:22:08
DSP+FPGA的实时视频采集系统设计 【FPGA/CPLD】
dplion|浏览：3311|回复：6| hfqqdwzl 2012-11-11 10:59:35
仿真时quartus报的这些错误是啥意思啊 【FPGA/CPLD】
qiuhuncl|浏览：8455|回复：1| HXW718059156 2012-11-09 21:07:16
画电路图时，关于FPGA管脚的问题 【FPGA/CPLD】
happysheep|浏览：8465|回复：5| lester718 2012-09-14 21:33:03
【应用笔记】高速设计时PCB板材的选择和板材效应(PCB Dielectric Material Selection and Fiber Weave Effec 【FPGA/CPLD】
bobgeng|浏览：2918|回复：2| BaiTongyun 2012-08-21 15:05:45
DSP 开发时能否把采集的数据都传出来？ 【DSP系统】
baijunyan|浏览：3420|回复：6| skm2007 2012-07-09 12:55:54
买仿真器时带的文档 【DSP系统】
zhuludiqing|浏览：4056|回复：7| starcool783 2012-06-13 21:03:56
SD的控制时序及FAT表 【FPGA/CPLD】
zhangft123|浏览：1970|回复：0| zhangft123 2012-05-31 22:49:05
【设计手册】Altera时间驱动数据路径处理设计手册(Altera Event-Driven Datapath Processing Design Handbo 【FPGA/CPLD】
bobgeng|浏览：1843|回复：0| bobgeng 2012-05-27 17:49:36
【应用笔记】在Stratix和Stratix GX器件中实现时钟切换(Implementing Clock Switchover in Stratix & St 【FPGA/CPLD】
bobgeng|浏览：2201|回复：0| bobgeng 2012-05-24 20:31:47
【应用笔记】理解Altera器件的I/O输出时序(Understanding I/O Output Timing for Altera Devices) 【FPGA/CPLD】
bobgeng|浏览：2377|回复：0| bobgeng 2012-05-20 22:15:45
【应用笔记】理解Stratix II器件的PLL时序(Understanding PLL Timing for Stratix II Devices) 【FPGA/CPLD】
bobgeng|浏览：1837|回复：0| bobgeng 2012-05-19 22:12:18
时钟歪斜 【FPGA/CPLD】
狗鹏子|浏览：3518|回复：3| mjei 2012-05-19 19:52:39
异步时钟通讯问题 【FPGA/CPLD】
whitewolf1118|浏览：1701|回复：0| whitewolf1118 2012-05-17 09:55:11
【应用笔记】高性能FPGA锁相环的TimeQuest时序分析(High-Performance FPGA PLL Analysis with TimeQuest 【FPGA/CPLD】
bobgeng|浏览：2065|回复：0| bobgeng 2012-05-16 16:00:59
【应用笔记】在Quartus II软件中实现Stratix III可编程I/O延时设置(Implementing Stratix III Programmabl 【FPGA/CPLD】
bobgeng|浏览：2096|回复：0| bobgeng 2012-05-16 15:11:00
门控时钟整理与总结 【FPGA/CPLD】
jhp79|浏览：5236|回复：0| jhp79 2012-05-16 12:15:55
DDR中地址信号和数据信号是个什么时序关系？ 【FPGA/CPLD】
happysheep|浏览：3740|回复：3| antonine 2012-05-06 18:49:19
【白皮书】采用FPGA 时序模型保证硅片性能 【FPGA/CPLD】
bobgeng|浏览：2337|回复：0| bobgeng 2012-04-20 21:35:08
【白皮书】简化同时多模式RRH设计 【FPGA/CPLD】
bobgeng|浏览：1922|回复：0| bobgeng 2012-04-16 10:19:15
【白皮书】采用一组RTL以及综合/时序约束完成功能等价的FPGA和ASIC 【FPGA/CPLD】
bobgeng|浏览：2026|回复：0| bobgeng 2012-04-16 10:00:33
【应用手册】Arria V 时序优化指南 【FPGA/CPLD】
bobgeng|浏览：1952|回复：0| bobgeng 2012-04-07 11:03:19
【应用手册】Altera CPLD 的实时ISP 与ISP 钳位功能 【FPGA/CPLD】
bobgeng|浏览：2000|回复：0| bobgeng 2012-04-06 16:24:36
【应用手册】理解Altera CPLD中的时钟 【FPGA/CPLD】
bobgeng|浏览：1905|回复：0| bobgeng 2012-04-06 16:18:32
【应用手册】约束并分析Stratix IV, Stratix III, Arria II GX和Cyclone III器件外部存储器接口时序 【FPGA/CPLD】
bobgeng|浏览：1828|回复：0| bobgeng 2012-04-05 21:39:48
跨时钟域处理方法 【FPGA/CPLD】
huxiaokai2005|浏览：9397|回复：6| mjei 2012-03-26 19:20:33
赛灵思FPGA设计时序约束指南 【FPGA/CPLD】
xie0jing0|浏览：2315|回复：2| saimar 2012-03-16 19:07:21
门控时钟与多扇出问题解决方案 【FPGA/CPLD】
xie0jing0|浏览：1840|回复：0| xie0jing0 2012-03-14 23:18:33
FPGA+ARM，SOC大行其道的时代即将到来 【FPGA/CPLD】
jxg27cool|浏览：1931|回复：0| jxg27cool 2012-03-13 21:47:11
请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间 【FPGA/CPLD】
站的高尿的远|浏览：2771|回复：2| huxiaokai2005 2012-02-21 15:36:10
Xilinx全局时钟资源的使用方法 【FPGA/CPLD】
huxiaokai2005|浏览：1962|回复：0| huxiaokai2005 2012-02-20 16:05:04
FPGA时序约束教程（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：8960|回复：17| clx009 2012-01-17 17:05:14
用verilog语言怎么编写一个8253的定时计数器 【FPGA/CPLD】
夜空守望者|浏览：8756|回复：9| antonine 2011-11-09 01:02:00
请问FPGA背面散热地与PCB铜皮接触不良焊接时应怎么处理？ 如FPGA的EQFP封装 【FPGA/CPLD】
zfyu69|浏览：3998|回复：2| antonine 2011-11-06 23:59:58
全部|精华
共382条 6/10 |‹ ‹ 4 5 6 7 8 9 › ›| 跳转至页