LO-EEPW论坛

标签 - LO

共450条 1/12 1 2 3 4 5 6 › ›| 跳转至页

NVMe IP over PCIe 4.0：高速，超高速！ fxx\|浏览：94\|回复：0\| fxx 2025-02-12 08:59:05
写Verilog如何做到心中有电路？ FPGA江湖\|浏览：623\|回复：0\| FPGA江湖 2024-09-26 20:30:55
怎么样提高verilog代码编写水平？ FPGA江湖\|浏览：720\|回复：5\| laocuo1142 2024-09-26 08:03:08
FPGAVerilogHDL代码如何debug？ FPGA江湖\|浏览：671\|回复：0\| FPGA江湖 2024-09-24 19:16:37
FPGAVerilogHDL有什么奇技淫巧？ FPGA江湖\|浏览：692\|回复：2\| tanfpga 2024-09-13 22:08:25
基于matlabFPGAverilog的FIR滤波器设计 FPGA江湖\|浏览：918\|回复：8\| tanfpga 2024-07-07 18:05:40
FPGAverilogHDL实现中值滤波 FPGA江湖\|浏览：591\|回复：4\| huan2220 2024-06-22 18:30:58
今日说“法”：TimeQuest约束外设之诡异的CreateGeneratedClocks FPGA江湖\|浏览：756\|回复：2\| FPGA江湖 2024-06-05 16:23:38
国产FPGA核心板！米尔紫光同创Logos-2和XilinxArtix-7核心板 myir米尔\|浏览：466\|回复：0\| myir米尔 2024-05-31 17:38:09
FPGA设计中VerilogHDL实现基本的图像滤波处理仿真 FPGA江湖\|浏览：437\|回复：2\| jf1024264672 2024-05-21 14:19:11
《设计与验证：Verilog+HDL》--这本书让你强化你的代码风格，迈向准高手必读 zhuwei0710\|浏览：65152\|回复：307\| fengtian000 2024-04-02 23:35:39
高薪求verilog网络兼职家教-加v13889415727 dtcql\|浏览：789\|回复：0\| dtcql 2023-10-29 14:47:21
基于matlabFPGAverilog的FIR滤波器设计 FPGA江湖\|浏览：959\|回复：3\| wuwujingjingg 2023-08-16 08:47:37
FPGA设计中VerilogHDL实现基本的图像滤波处理仿真 FPGA江湖\|浏览：636\|回复：0\| FPGA江湖 2023-06-07 14:45:33
简谈CPU、MCU、FPGA、SoC芯片异同之处 FPGA江湖\|浏览：638\|回复：2\| springvirus 2023-05-30 08:31:03
今日说“法”：paramter、localparam的小“秘密” FPGA江湖\|浏览：431\|回复：0\| FPGA江湖 2023-05-17 16:27:14
今日说“法”：TimeQuest之迷失的“delayfallclockfall” FPGA江湖\|浏览：411\|回复：0\| FPGA江湖 2023-05-15 15:53:04
verilog基础之规范化参数定义parameter 卢风\|浏览：593\|回复：5\| llggxx 2022-09-15 08:20:05
Verilog进行组合逻辑设计时的一些注意事项卢风\|浏览：703\|回复：8\| laocuo1142 2022-07-16 07:37:49
Verilogtestbench总结卢风\|浏览：337\|回复：0\| 卢风 2022-07-14 23:42:40
从仿真器的角度对Verilog语言的语法规则进行解读卢风\|浏览：469\|回复：0\| 卢风 2022-07-14 23:42:17
VerilogHDL在Quartus13综合后，AS模式固化后执行异常 xieqinghai\|浏览：722\|回复：0\| xieqinghai 2022-06-29 16:34:47
求助：Verilog设计一个2位4输入最大数值检测电路 xiongxiaoge\|浏览：626\|回复：0\| xiongxiaoge 2022-06-29 16:33:49
高覆盖率的Verilog代码的编写技巧 Dummer3\|浏览：518\|回复：1\| 卢风 2022-06-16 23:02:53
五个ARM处理器核心verilog/VHDL源代码 victorzhang\|浏览：21319\|回复：32\| dl265361 2022-05-16 22:26:31
Verilog发展历史睡梦中的雄师\|浏览：995\|回复：3\| 同煮山川 2022-03-17 23:33:53
USB2.0接口verilog源代 halibote523\|浏览：37572\|回复：171\| 北山独狼 2022-03-04 09:21:10
芯片开发语言为什么要用Chisel和Verilog 卢风\|浏览：1365\|回复：13\| zwei9 2021-10-18 01:16:46
FPGA实现mpu6050传感器读取南盗\|浏览：14163\|回复：23\| 2021EEPW00 2021-05-26 12:53:12
赛灵思自曝八大秘笈(8)：Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 wangying\|浏览：4083\|回复：6\| serfei 2021-03-26 14:32:57
VerilogHDL的基础知识.pdf zxopenljx\|浏览：947\|回复：1\| 船长demons 2021-02-27 23:43:08
veilog入门1.pdf zxopenljx\|浏览：588\|回复：1\| chenybnb 2021-02-24 23:18:34
基于verilog-A的模拟电路行为模型及仿真.pdf zxopenljx\|浏览：3055\|回复：0\| zxopenljx 2021-01-24 16:38:02
基于CycloneIIFPGA开发平台实现语音识别算法程序的设计 Dummer3\|浏览：535\|回复：0\| Dummer3 2021-01-14 00:02:34
基于VerilogHDL的电梯系统设计.pdf zxopenljx\|浏览：816\|回复：0\| zxopenljx 2021-01-10 22:19:06
Verilog数据拼接与拆分.zip zxopenljx\|浏览：601\|回复：1\| 卢风 2021-01-08 22:42:43
Verilog HDL中task与function的区别 span14\|浏览：1741\|回复：1\| zxopenljx 2020-12-27 11:36:36
[精华] Verilog典型电路设计华为.pdf zxopenljx\|浏览：929\|回复：1\| Dummer3 2020-12-23 20:36:51
[精华] Verilog基本语法——模块.zip zxopenljx\|浏览：866\|回复：1\| zxopenljx 2020-12-22 22:17:37
选择VHDL还是Verilog.pdf zxopenljx\|浏览：907\|回复：3\| 同煮山川 2020-12-08 22:46:19

全部|精华

共450条 1/12 1 2 3 4 5 6 › ›| 跳转至页

发新帖

每日签到

热门分类
键盘DIY第二期	键盘DIY第一期
综合技术	LED
电源技术	无线技术
测试测量	单片机
FPGA/CPLD	功放DIY
树莓派DIY	Banana Pi
SINLINX	Xilinx