EEPW论坛

[精华] 基于FPGA的高速计数器设计.pdf 【FPGA/CPLD】

至芯原创FPGA教程之计数器实验 【FPGA/CPLD】

FPGA入门课程——计数器 【FPGA/CPLD】

至芯原创FPGA教程之分频计数器 【FPGA/CPLD】

FPGA至简设计法为什么这么简单 【FPGA/CPLD】

FPGA提高篇——禁止使用分频时钟、计数器时钟 【FPGA/CPLD】

请问各位，串口通信中波特率发生模块计数器设置，若为9600传输速率 是不是设置成 系统时钟/9600*2 呢？ 【FPGA/CPLD】

Matlab 设计数据的导出 【DSP系统】

菜鸟求助：VHDL计数器设计问题 【FPGA/CPLD】

用matlab快速设计数字滤波器 【DSP系统】

[FPGA/CPLD]各种功能的计数器 【FPGA/CPLD】

请教一个关于检测回波时间的问题，怎么能让一个上升沿来了之后计数器停止计数。 【FPGA/CPLD】

FPGA的图像处理技术，你知道多少？ 【FPGA/CPLD】

数码管计数参考代码 【FPGA/CPLD】

求程序 用Verilog编写，定时器或计数器8253 程序. 【FPGA/CPLD】

在仿顺序操作中，FPGA中常常用状态实现，而在《verilogHDL 那些事——建模篇》中，作者并没使用状态机，而是用计数器来控制执行的顺序 【FPGA/CPLD】

状态机里面的计数，请求指点 多谢 【FPGA/CPLD】

用verilog语言怎么编写一个8253的定时计数器 【FPGA/CPLD】

[精华] 格雷码计数器的Verilog描述（原创） 【FPGA/CPLD】

格雷码计数器的问题 【FPGA/CPLD】

分频小议 【FPGA/CPLD】

一个４位１６制计数器问题 【FPGA/CPLD】

初学者请教:如何用vhdl元件例化语句 编写四位二进制加计数器 【FPGA/CPLD】