我个人觉得吧,不管用状态机还是计数器来实现仿顺序操作,实质上来讲,我觉得都是一样的,都是利用寄存器相应的状态,去控制执行顺序,而文中作者说利用他的方法有许多好处,但并没有指明,忘高手多多指教。。。。。。。。。
共3条
1/1 1 跳转至页
在仿顺序操作中,FPGA中常常用状态实现,而在《verilogHDL 那些事——建模篇》中,作者并没使用状态机,而是用计数器来控制执行的顺序
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |