EEPW论坛

简谈FPGA设计中不同设计方法资源消耗对比 【FPGA/CPLD】

（产品资源）mdyGpioAd9248Tlv5638模块 【FPGA/CPLD】

FPGA重要资源CLB、Slice、LUT介绍

[精华] 【资源分享】手把手教你学FPGA设计:基于大道至简的至简设计法 【FPGA/CPLD】

Xilinx7系列FPGA的时钟资源架构

Xilinx7系列FPGA架构之时钟路由资源介绍

FPGA中实现信号延时的资源消耗

国产FPGAGW1NSR的片上资源和特性

FPGA中如何充分利用DSP资源，DSP48E1内部详细资源介绍

在FPGA设计中如何充分利用NoC资源去支撑创新应用设计

了解FPGA的芯片内部资源：IO是什么

FPGA芯片内部资源非常重要设计时需要特别关注Serdes的供电

关于管脚， FPGA重要的资源之一

【精华资源】顾卫钢老师的《手把手教你学DSP--基于TMS320X281x》 【DSP系统】

CPLD资源占用空间问题 【FPGA/CPLD】

Xilinx的参考设计资源

EG4S20-MINI-DEV 试用体验】之二----ADC资源体验

[精华] 如何计算FPGA的片上资源使用情况

Xilinx SelectIO资源的使用总结 【FPGA/CPLD】

xilinx CLB资源详解--slice、分布式RAM和Block ram 【FPGA/CPLD】

关于如何实现在Xilink ZYNQ上将FPGA的IO等资源配置到ARM上 【FPGA/CPLD】

十年FPGA开发经验工程师谈设计技巧 【FPGA/CPLD】

quartus编译后显示占用占用资源为0，请问为什么出现这种情况 【FPGA/CPLD】

BF561硬件资源 【DSP系统】

BF561硬件资源 【DSP系统】

2812片内资源 【DSP系统】

verilog存储器类型变量，占用资源较多 reg [22:0] rom_base_10Hz [0:laser_out_time_table-1]; 【FPGA/CPLD】

【转载】【精华资源】NiosII嵌入式系统开发手册VER1.0.2_20130221 【FPGA/CPLD】

咨询下Altera FPGA全局时钟资源问题 【FPGA/CPLD】

xilinx 可编程输入输出单元 IOBs 资源被谁占用了? 【FPGA/CPLD】

【TI资料】嵌入式处理&DSP资源指南 【DSP系统】

Xilinx全局时钟资源的使用方法 【FPGA/CPLD】

FPGA实战开发技巧（1） 【FPGA/CPLD】

介绍一个音频资源的网站 【DSP系统】

Xilinx FPGA全局时钟资源的使用方法 【FPGA/CPLD】

Altera和Xilinx的参考设计资源 【FPGA/CPLD】

FPGA的基本结构 【FPGA/CPLD】

请问，同样一个工程，占用的资源在cyclone I上约为5500LE，在cycloneIII上约为7300LE，怎么回事啊？ 【FPGA/CPLD】

[精华] FPGA网上学习资源:Wikipedia 【FPGA/CPLD】

FPGA和CPLD基本结构 【FPGA/CPLD】