当FPGA与并行DA,AD等芯片接口时. 传输或接受一个CLK 和 DATA[N:0] 在有几个控制信号CTL0, CTL1等是很常见的情况. 在这种环境中, 一般大家是如何处理的?
我的处理习惯:
我的处理习惯, 采用一个时钟源(晶振) 和一个时钟Buffer. 实现一带多. 将时钟 Buffer 的输出输出给FPGA与FPGA的上下游芯片. 在输出给FPGA的时候, 一般从FPGA的PLL输入管脚输入. 这样可以利用PLL调整FPGA的时钟相位, 从而实现FPGA与其上下游芯片的时钟触发沿是一致的.
在这里需要在FPGA与芯片接口的地方加时序约束, 以保证满足上下游芯片的建立和保持时间.
感觉麻烦的地方:
这种设计方式有两点比较麻烦的地方:
1)因为时钟采用BUFFER分配给FPGA与外围芯片, 这样当外部芯片的频率较高时就要采购频率较高的晶振. 比较麻烦. 当设计的时钟比较特殊时, 采购就变得很麻烦.
2)多使用了一个时钟BUFFER, 这样设计中多出一个芯片, 采购又是见麻烦事. 同事器件的增加, 也增加了时钟的JITTER. 不是什么好事.
| 有奖活动 | |
|---|---|
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| “我踩过的那些坑”主题活动——第001期 | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 多组DCTODC电源方案被打赏50分 | |
| 【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
| 新手必看！C语言精华知识：表驱动法被打赏50分 | |
| 【我踩过的那些坑】杜绑线问题被打赏50分 | |
| 【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
| 【我踩过的那些坑】晶振使用的问题被打赏100分 | |
| 【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
| 【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
| 【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
| 我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
