FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE
第一章 Modelsim编译Xilinx库
第二章 调用Xilinx CORE-Generator
第三章 使用Synplify.Pro综合HDL和内核
第四章 综合后的项目执行
第五章 不同类型结构的仿真
FPGA设计全流程.pdf （打开页面后，请用迅雷下载）

综合讲解了如何应用这三种工具进行FPGA设计，很有价值。
我现在正在做的这个项目只用了Modelsim SE和ISE 9.1i，因为在用ISE 9.1i调用Synplify.Pro时发生了错误，好像是软件版本的原因。等做完项目后换ISE 9.2i试试看。