

12楼
我想问题应该是:
你的锁相环输入是50M,倍频到80M,这个倍频系数你是怎么设计的?
锁相环的倍频不是随心所欲,它是有规定的系数!

13楼
问题是:
你的外部晶振是50M,要倍频到80M,你的锁相环倍频系数是怎么设计的?
锁相环的倍频系数不能随心所欲,它是有固定的。
另外,查一下硬件,看锁相环IO处有没有接磁珠和滤波电容。

14楼
不明白你的“锁相环IO处”是什么意思?这里用的是FPGA的内部PLL,就不需要磁珠和电容。PLL有两个分频系数,把50M倍到80M是可以的

回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 |