Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|stop_module:inst|count[0]"
Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|counter:inst4|count_num[0]"
在quartus里仿真的时候,出现上面两句警告,请问会产生什么后果呢?是什么原因?望高手指点
共7条
1/1 1 跳转至页
3楼
看起来好像是有效时钟沿处,寄存器的输入在变化,这样会使的锁存的值不稳定,有随机性。
能不能把相关的代码贴上来看看,才能知道怎么回事。
PS. 我一般都是不管warning的,因为太多了,没法管,鄙视一下自己。
能不能把相关的代码贴上来看看,才能知道怎么回事。
PS. 我一般都是不管warning的,因为太多了,没法管,鄙视一下自己。
共7条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 片外存储Flash使用方法(Arduino IDE环境)被打赏¥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏¥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏¥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏¥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏¥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏¥21元 | |
| 「AI编程记录--含源码」用一晚上的时间写一个esp32的示波器被打赏¥19元 | |
| STM32C0116DK开发探索记(3)被打赏¥30元 | |
| STM32C0116DK开发探索记(2)被打赏¥24元 | |
| STM32C0116DK开发探索记(1)被打赏¥29元 | |
我要赚赏金
