以前总看到文章说运放驱动容性负载的时候容易震荡，是因为运放的输出电阻与容性负载形成了一个极点使放大电路的相位域度下降。这个很容易理解。
现在的问题是在运放输出端加电阻会增加运放的带容性负载的能力又从何理解呢。网上有的说是使运放与容性负载隔离开。
但是这使极点会更低，会不会是放大电路的相位域度更差啊？还有就是这个按理说还不会跑到运放的闭环带宽里面吧。
欢迎一起讨论
 我要赚赏金打赏帖 |
|
|---|---|
| 片外存储Flash使用方法(Arduino IDE环境)被打赏￥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏￥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏￥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏￥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏￥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏￥21元 | |
| 「AI编程记录--含源码」用一晚上的时间写一个esp32的示波器被打赏￥19元 | |
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
