以前总看到文章说运放驱动容性负载的时候容易震荡,是因为运放的输出电阻与容性负载形成了一个极点使放大电路的相位域度下降。这个很容易理解。
现在的问题是在运放输出端加电阻会增加运放的带容性负载的能力又从何理解呢。网上有的说是使运放与容性负载隔离开。
但是这使极点会更低,会不会是放大电路的相位域度更差啊?还有就是这个按理说还不会跑到运放的闭环带宽里面吧。
欢迎一起讨论
打赏帖 | |
---|---|
VOFA+波形显示+JYD-31蓝牙发送和解析不定长数据被打赏10分 | |
宏定义和const关键字定义被打赏5分 | |
换取逻辑分析仪】STM32G4从入门到大师之五:ADC中断方式单路采集电压被打赏16分 | |
【换取逻辑分析仪】STM32G4从入门到大师之四:ADC查询方式单路采集电压被打赏14分 | |
【分享开发笔记,赚取电动螺丝刀】几个单片机I2S外设的BLCK时钟对比被打赏20分 | |
【功率监测与控制系统DIY活动成果贴】DIY功率计与LabVIEW数据采集被打赏100分 | |
【分享开发笔记,赚取电动螺丝刀】使用ESP32S3调试I2S音频模块MAX98357被打赏22分 | |
【Freertos】任务管理被打赏10分 | |
分享博世的两种不同的喷射系统模式被打赏5分 | |
汽车+开路实验与短路实验被打赏10分 |