以前总看到文章说运放驱动容性负载的时候容易震荡，是因为运放的输出电阻与容性负载形成了一个极点使放大电路的相位域度下降。这个很容易理解。
现在的问题是在运放输出端加电阻会增加运放的带容性负载的能力又从何理解呢。网上有的说是使运放与容性负载隔离开。
但是这使极点会更低，会不会是放大电路的相位域度更差啊？还有就是这个按理说还不会跑到运放的闭环带宽里面吧。
欢迎一起讨论
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
