网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 使用chipscope时为什么没有可用时钟信号？

共5条 1/1 1 跳转至页

使用chipscope时为什么没有可用时钟信号？

becoll
工程师
2009-11-08 16:33:47     打赏
我在设计中插入一个chipscope核，在关联时钟、触发和数据那一步中，发现没有可用的时钟信号相关联（只有一个灰色的clk，我就用它来关联了）。插入完后重新translate，提示错误：
ERROR:NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:
请问这是怎么回事？
回复
收藏
0



关键词： 使用     chipscope     为什么     没有     可用     时钟    

Jason_Zhang
高工
2009-11-08 18:47:02     打赏
2楼
chipscope是需要在时钟边沿进行采样的，所以必须给它接如一个有效时钟

评论
aa1a2a3a4a5a6a
菜鸟
2010-06-21 23:08:27     打赏
3楼
dsfvadfvasd

评论
heiyux
菜鸟
2010-06-22 01:14:18     打赏
4楼
使用综合属性keep一下那个clk看看，
如果clk是输入端口，那就定义一个带keep属性的wire由clk assign过来，再试试。
还不行可加buffer尝试，或添加dcm、pll等
因为我也不太懂那个错误提示，所以只能提出可尝试的方法。。。。。

评论
Jason_Zhang
高工
2010-06-24 22:10:34     打赏
5楼
加上 /*(* keep = "TRUE" *)*/  试试看

评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]