这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 使用chipscope时为什么没有可用时钟信号?

共1条 1/1 1 跳转至

使用chipscope时为什么没有可用时钟信号?

工程师
2009-11-08 16:33:47     打赏
我在设计中插入一个chipscope核,在关联时钟、触发和数据那一步中,发现没有可用的时钟信号相关联(只有一个灰色的clk,我就用它来关联了)。插入完后重新translate,提示错误:
ERROR:NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:
请问这是怎么回事?



关键词: 使用     chipscope     为什么     没有     可用     时钟    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]