我在设计中插入一个chipscope核,在关联时钟、触发和数据那一步中,发现没有可用的时钟信号相关联(只有一个灰色的clk,我就用它来关联了)。插入完后重新translate,提示错误:
ERROR:NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:
请问这是怎么回事?
有奖活动 | |
---|---|
有需要电子工程师的单位吗(不坐班) | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 |
打赏帖 | |
---|---|
【换取手持数字示波器】+精英板温度采集被打赏2分 | |
【换取手持数字示波器】滞回比较电路分析被打赏30分 | |
【换取手持数字示波器】方波自激电路仿真及分析被打赏5分 | |
【换取手持数字示波器】电流镜电路分析被打赏20分 | |
【换取手持数字示波器】基于状态变量推导实现有源滤波器被打赏20分 | |
【换取手持数字示波器】XPT2046的iMX.RT1021的驱动方法被打赏5分 | |
【换取手持数字示波器】如何实现基于NXPiMx.RT1021的NSHT30的通讯方法被打赏5分 | |
如何实现基于NXPiMX.RT1021的BH1730采集被打赏5分 | |
玩转“DFRobot盖革计数器模块”准备工作认识模块知识分享被打赏30分 | |
【换取手持数字示波器】AHT10温度检测分享被打赏40分 |