我的程序中使用了ISE的core generator生成的双口ram,我想使用synplify作为综合工具,然而从ISE中调用synplify综合的话综合是在后台进行的,只有综合完成后才能打开synplify查看结果。
然而我希望通过直接使用synplify来帮助我添加约束,所以我将编好的程序用synplify新建了一个工程,添加完约束并综合后,从synplify来调用ISE,在ISE中继续执行Implement操作时就报错了,就是关于我用core generator生成的ram的,错误为:
ERROR:NgdBuild:604 - logical block 'chushi/cmem' with type 'dram' could not be
resolved. A pin name misspelling can cause this, a missing edif or ngc file,
or the misspelling of a type name. Symbol 'dram' is not supported in target
'virtex4'.
我确认了语法上没有错误,那就可能是“a missing edif or ngc file”这个可能了,而synplify综合完后提供给ISE使用的只有一个.edf的网表文件啊,找不到edif 或 ngc类型的文件,这是怎么回事呢?
我要赚赏金打赏帖 |
|
|---|---|
| 一种有效完成脚本程序测试的方法被打赏¥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏¥33元 | |
| 开箱一块k230被打赏¥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏¥33元 | |
| 28BYJ-48机械臂实现人脸跟随被打赏¥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏¥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏¥29元 | |
| 电子价签墨水屏开发被打赏¥35元 | |
| 【Ozone】RTT 打印终端使用被打赏¥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏¥34元 | |
我要赚赏金
