求助:用FPGA产生脉冲波形的方法
5楼
这个思路是正确的。
你是初学VHDL吗?如果时间不紧的话,还是先学学语法,再写吧
我用Verilog的,VHDL已经很久没写,都忘了。
6楼
为什么还在用MAX+PLUS 2呢?Altera都放弃对MAX+PLUS 2的支持了
换 Quartus II吧
换 Quartus II吧
10楼
signal cnt:integer range 0 to 255:=0;
process(clk,rst_n)
begin
if clk'event and clk='1' then
cnt<=cnt+1;
if cnt>=0 and cnt<=127 then
pwm<='1';
else
pwm<='0';
end if;
end if;
end process;
process(clk,rst_n)
begin
if clk'event and clk='1' then
cnt<=cnt+1;
if cnt>=0 and cnt<=127 then
pwm<='1';
else
pwm<='0';
end if;
end if;
end process;
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
还有我在用MAX+PLUS 2进行程序仿真的时候怎么老是出现下面提示,我简直没办法 。
我要赚赏金
