用什么Verilog 编程软件好呢




原来这么方便。在网上看到有推荐emacs的,感觉很专业,贴过来一段:
呵呵,看来这里用emacs用的人很少啊,那给大家推荐一下吧,UNIX下的用的,主要优点是可以自动生成输入输出端口,在always中用到的变量可以自动生成成reg声明,模块例化时,可以自动生成wire声明,而且例化时可以采用模板进行批量例化,别小看这一功能,当设计复杂,尤其是层次很多时,自动例化会极大提高你的设计效率。
其实呢。emacs的verilog mode这个功能在gvim下面也能用。只要去网上下载一个plug in的包就可以了。
不知道有哪些厂用这个。我公司是要求用这个。这样不仅可以检查自己编的有没有问题,还可以发现相关模块有没有typo一类的错误。


回复
打赏帖 | |
---|---|
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 | |
分享电子控制安全气囊计算机知识点被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K146】S32DS RTD 驱动环境搭建被打赏12分 | |
【分享开发笔记,赚取电动螺丝刀】【IAR】libc标注库time相关库函数使用被打赏23分 |