网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间

共3条 1/1 1 跳转至页

请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间

站的高尿的远
助工
2011-10-20 14:05:09     打赏
RT~~~
回复
收藏
0



关键词： 请问     时序     中的     输入     最大     延迟     减去     输出     最    

dreamjsc
工程师
2011-10-22 16:17:48     打赏
2楼

建立时间是D触发器保证数据正确采样而要求的数据比时间先到的时间，而I/O的最大延迟与最小延迟比较难解释。网上有很多关于时序约束的教程，有的甚至是错误的，建议看一下xilinx的培训教程：
http://wenku.baidu.com/view/cc9f318371fe910ef12df8fc.html


评论
huxiaokai2005
助工
2012-02-21 15:36:10     打赏
3楼
输入最大延迟与setup slack有关，而输出最小延迟只与hold slack有关

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]