共7条
1/1 1 跳转至页
关于FPGA的去耦电容的布局问题
3楼
我的理解,应该是就近原则.同时,还应该考虑,期走线方式.可以说,这里面要考虑的因素很多.可以参考相关的PCB制做布局相关的资料.在那里面就会很详细的讲解布局与电磁兼容等问题.
5楼
电源和IO去耦滤波电容都应该就近放置~！
一般为了方便布局布线，都习惯性的将这样的电容然在芯片的背面，即bottom layer
一般为了方便布局布线，都习惯性的将这样的电容然在芯片的背面，即bottom layer
共7条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
