共6条
1/1 1 跳转至页
Cyclone3 I/O逻辑电平兼容问题
3楼
谢谢!请问您说的慢速是多慢呢?另外,我的DDR的DQ、DQS是随意连接的,并没有连接到FPGA的专用存储器接口上,不知道这样的话会造成什么样的影响呢?
5楼
嗯,好的。是不是我就可以理解成,FPGA上所谓的DQ、DQS专用管脚,也不过是多加了几个寄存器,在输入信号的时序上做了一些调整,这样用户就省去了自己计算建立保持时间的麻烦。但是如果随意连接这些管脚,只要我们查看下DDR的手册,在设计的时候考虑到DDR建立保持的时间,就可以避免出现问题。
共6条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏¥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏¥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏¥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏¥32元 | |
| 三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏¥25元 | |
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
我要赚赏金
