共6条
1/1 1 跳转至页
Cyclone3 I/O逻辑电平兼容问题
3楼
谢谢！请问您说的慢速是多慢呢？另外，我的DDR的DQ、DQS是随意连接的，并没有连接到FPGA的专用存储器接口上，不知道这样的话会造成什么样的影响呢？
5楼
嗯，好的。是不是我就可以理解成，FPGA上所谓的DQ、DQS专用管脚，也不过是多加了几个寄存器，在输入信号的时序上做了一些调整，这样用户就省去了自己计算建立保持时间的麻烦。但是如果随意连接这些管脚，只要我们查看下DDR的手册，在设计的时候考虑到DDR建立保持的时间，就可以避免出现问题。
共6条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏￥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏￥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
