【白皮书】在DDR3 SDRAM存储器接口中使用调平技术
DDR3 SDRAM存储器体系结构提高了带宽,总线速率达到了600 Mbps 至1.6 Gbps (300 至800 MHz),它采用1.5V 工作,降低了功耗,90-nm 工艺密度提高到2 Gbits。这一体系结构的确速率更快,容量更大,单位比特的功耗更低,但是怎样才能实现DDR3 SDRAM DIMM 和FPGA 的接口呢? 调平技术是关键。如果FPGAI/O 结构中没有直接内置调平功能,和DDR3 SDRAM DIMM 的接口会非常复杂,成本也高,需要采用大量的外部元件。那么,什么是调平技术,这一技术为什么非常重要?详见wp-01034_CN.pdf。
打赏帖 | |
---|---|
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 | |
分享电子控制安全气囊计算机知识点被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
【分享开发笔记,赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 |