有看过这个“富士通半导体交付55nm创新方案,解本土IC设计之“渴””报道的吗(http://www.eepw.com.cn/article/134285.htm)这个报道主要宣传的是“为中小型IC设计公司量身定制的55nm最新设计和制造服务解决方案”。其中所讲到的富士通的65纳米工艺模拟IP可以直接用于55nm工艺中,这个好像与我们一般了解的完全不同哎(我们针对SMIC流片的每一种工艺哪怕相同的功能IP都必须重新设计,包括之前的.18和.13一样如此)?不同模拟工艺是不能共用的,这里面有啥玄机?有懂的筒子请指点一二。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
