请教个问题:#这个东西不能综合,为什么几大FPGA厂商的官方例程中却经常出现?
例如:
// counter
always @(posedge clock or negedge rst_l)
if (!rst_l)
cntr <= #1 8'b0;
else if (scl_cnt_en)
cntr <= #1 cntr + 1;
else
cntr <= 8'b0;
我只是在写testbench做仿真的时候用到,在编写要编译下载的代码的时候从来不用这个的。
有奖活动 | |
---|---|
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! |