Verilog HDL语言中的两句话，
1：当数字不说明位宽时，默认值为32位
2：如果没有定义一个整数的位宽，其宽度为相应值中定义的位数
这两句话怎么理解，难道整数不是数字么？
 我要赚赏金打赏帖 |
|
|---|---|
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元 | |
| LPS25HB气压传感器及其检测被打赏￥18元 | |
| HTS221温湿度传感器及其检测被打赏￥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏￥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
