Verilog HDL语言中的两句话,
1:当数字不说明位宽时,默认值为32位
2:如果没有定义一个整数的位宽,其宽度为相应值中定义的位数
这两句话怎么理解,难道整数不是数字么?
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |