先找本verilog的书把基本语法熟悉一下吧。另外再了解下数字电路的基础知识,如果连基础知识都不了解,只能越学越糊涂,效率很低,不能带着单片机的编程思想来学FPGA!

我提及做过高速设计并非想表现出自己有多高深,只是想表达在高速电路设计中不提倡使用状态机设计的观点,不提倡使用也是个人习惯和个人观点,如果你认为有道理可以采纳,如果没道理或者不对,也可以表明自己的观点,没必要这样说,把学习交流搞得火药味十足。下面简要分析高速电路中不提倡使用状态机的原因,在状态机中状态转移部分为组合逻辑电路,而组合逻辑电路往往是影响工作频率的关键路径,如果状态机状态较多,每个状态都有对应的出线和入线,从不同状态经不同的转移条件到该状态的入线数目会很多。以采用与或逻辑的CPLD设计来分析,如果这样的入线太多则将会需要较多的乘积项及或逻辑,这就需要更多级的逻辑级联来完成,从而增加了寄存器间的延迟;对于FPGA则需要多级查找表来实现相应的组合逻辑,同样会增加延迟,影响FPGA工作频率,这就是高速电路设计中不提倡使用状态机设计的原因。
另外有兴趣的网友可以以简单的实例,试试实现同样的功能,通过synplify综合工具,对比下采用状态机设计和不采用状态机设计所使用的资源和运行速度!
另外有兴趣的网友可以以简单的实例,试试实现同样的功能,通过synplify综合工具,对比下采用状态机设计和不采用状态机设计所使用的资源和运行速度!

不得不承认版主很会辩论
说实话,我确实没做过称的上高速数字电路的东西
既然你做过这方面的研究,不妨上个简单的例子呗
另外,既然你不谈状态机和寄存器,计数器,时序电路的关系,
正好我的数字电路课本还没舍得扔,
也抄一段别人的话给大家看看
鉴于时序电路在工作时是在电路的有限个状态间按一定的规律转换的,所以又将时序电路称为状态机(state machine,简称SM)或算法状态机(Algorithmic State Machine,简称ASM)
由于存储电路中中触发器的动作特点不同,在时序电路中又有同步时序电路和异步时序电路之分……(此外省略几十字)此外,有时还根据输出信号的特点将时序电路划分为米利(Mealy)型和穆尔(Moore)型两种……(此外省略几十字)
到此为止,此贴不回复了
有兴趣的自己找数字课本和Verilog HDL课本自己对比,两个结合起来学习感觉会不一样的
说实话,我确实没做过称的上高速数字电路的东西
既然你做过这方面的研究,不妨上个简单的例子呗
另外,既然你不谈状态机和寄存器,计数器,时序电路的关系,
正好我的数字电路课本还没舍得扔,
也抄一段别人的话给大家看看
鉴于时序电路在工作时是在电路的有限个状态间按一定的规律转换的,所以又将时序电路称为状态机(state machine,简称SM)或算法状态机(Algorithmic State Machine,简称ASM)
由于存储电路中中触发器的动作特点不同,在时序电路中又有同步时序电路和异步时序电路之分……(此外省略几十字)此外,有时还根据输出信号的特点将时序电路划分为米利(Mealy)型和穆尔(Moore)型两种……(此外省略几十字)
到此为止,此贴不回复了
有兴趣的自己找数字课本和Verilog HDL课本自己对比,两个结合起来学习感觉会不一样的

回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 |