请师兄师弟们上传用FPGA产生PWM信号控制LED明暗的例程，最好加上注析，不胜感激....
共8条
1/1 1 跳转至页
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
无法编译,或有没有更好的例程,谢谢...
共8条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3学习整理】使用 LPUART 的loopback 模式实现核间通讯被打赏￥28元 | |
| arduinounoq原生zephyr环境搭建被打赏￥31元 | |
| 树莓派3+Klipper，MPU6050共振补偿被打赏￥41元 | |
| GroveCreatorKit套件+摇杆测评被打赏￥18元 | |
| 设备功耗web监控界面(ESP32C5)被打赏￥28元 | |
| OrangePiZero2W系统被打赏￥33元 | |
| Linux环境下以模拟方式快速实现出入管理功能测试被打赏￥24元 | |
| 树莓派3+Klipper，老3D打印机满血升级被打赏￥33元 | |
| OK1126B-S开发板下串口屏及其应用被打赏￥21元 | |
| 低功耗超声波液位测距仪(ESP32S3)被打赏￥27元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
