想学FPGA请问是学VHDL还是Verilog?请指点迷津,谢谢。
4楼
1、如果你有C语言基础,显然是verilog。1-2周可以搞定。
如果没有,随便哪种都行。
2、用两种的都非常多,美国是Verilog,欧洲是VHDL,国内verilog和VHDL都有
3、两种范例都很多。
建议精通一门,另一门可以阅读代码。
我学的是verilog,一周没问题了,至于精通,还在进行中。
为了看代码方便,我也稍微学了VHDL,看了半天语法规则,可以看懂了,只要熟悉一门,另一门很好学的。
5楼
一般企业用的都是verilog,语法比较灵活,容易出错,和c语言比较类似。vhdl语法严谨,不容易出错。两种语言都可以学习使用,没有什么利弊,建议初学还是学习vhdl
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
