EEPW论坛

ALLEGRO约束规则设置步骤（以 DDR为例） Dyyxh@pcbtech tzyhust@163.com 本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。由于本人水平有限， 错误之处难免，希望大家不吝赐教！ 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint规则，并 将这些规则分配到各类 net group上。下面以 ddr为例，具体说明这些约束设置的具体步骤。 1． 布线要求 DDR时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹 配差分对走线误差，允许在＋20mil以内 DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成 菊花链状拓扑，可比 ddrclk线长 1000－2500mil，绝对不能短 DDR数据线，ddrdqs，ddrdm线：线宽 5mil，内部间距 15mil，外部间距 20mil，最好在 同一层布线。数据线与时钟线的......。

资源下载：

——回复可见内容——