实验名称:基于CPLD的24秒倒计时
实验概要:完成功能:通过数码管显示24秒的计时状态,当到计时到00时蜂鸣器响,按键有一个暂停。后续完善
关注这个CPLD的DIY很久了,以前学过的51,STM32等都是C语言编程,虽说有一定的编程基础,但Verilog
HDL是初次接触,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集,也想为以后的FPGA
学习打下基础。希望我能从这次活动中有所收获。
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |