EEPW论坛

我选择第二种方案：申请PCB板，购买组委会提供的元器件包 
实验名称：基于CPLD的电子钟设计

实验概要：完成功能：实时时钟芯片读取时间，按键可设置闹铃值并修改时间值，数码管显示时钟（指针）、闹铃值。不仅如此，闹铃值实时存入EEROM，开机时读取闹铃值而不用重新设置。时间到闹铃值时，数码管显示闹钟标识，蜂鸣器响，按按键以取消闹铃或延时。

关注这个CPLD的DIY很久了，以前学过的51，CPLD，FPGA等，C语言，VHDL有一定的编程基础，但Verilog HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是无线传感网络。希望我能从这次活动中有所收获。