在allegro中制作VIA的时候，只有begin layer default internal layer 和 end layer
但是从网上下多层板里，每个VIA又都包含了 POWER GND 甚至是其他信号层的定义。
VIA中这些POWER GND 甚至信号层的定义，是应该在一开始就定义的吗?如果是这样，通用性岂不是很差?
如果不是，而是将只包含begin internal end的VIA加进去之后，再修改的话，又是如何修改的呢?是在padstack处修改吗?
请各位指点
| 打赏帖 | |
|---|---|
| 【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
| 【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
| 【瑞萨RA2E1开发板】：使用ADC功能实现位移传感器采集方案被打赏20分 | |
| 【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
| 【nRF7002DK】日志打印被打赏20分 | |
| 【换取手持示波器】RGB屏幕移植ARM-2D库被打赏35分 | |
| 【分享开发笔记，赚取电动螺丝刀】分享一下如何解决瑞萨RA2E1使用printf编译报错问题被打赏27分 | |
| rtthread硬件加密-5hash加密分析被打赏10分 | |
| 【换取手持示波器】Mongoose 零代码创建网页仪表盘被打赏33分 | |
| 【分享开发笔记，赚取电动螺丝刀】基于.Net6.0 WPF简单做一个MQTT收发小工具被打赏24分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂