网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » 软件与操作系统 » 请教关于allegro VIA及焊盘制作

共5条 1/1 1 跳转至页

请教关于allegro VIA及焊盘制作

asdf1143
菜鸟
2013-06-17 16:11:17     打赏

在allegro中制作VIA的时候，只有begin layer default internal layer 和 end layer

但是从网上下多层板里，每个VIA又都包含了 POWER GND 甚至是其他信号层的定义。

VIA中这些POWER GND 甚至信号层的定义，是应该在一开始就定义的吗?如果是这样，通用性岂不是很差?

如果不是，而是将只包含begin internal end的VIA加进去之后，再修改的话，又是如何修改的呢?是在padstack处修改吗?

请各位指点

回复
收藏
0



关键词： 请教     关于     allegro     焊盘     制作    

flyingone
菜鸟
2013-06-17 16:50:58     打赏
2楼
如果不定义vcc gnd，internal 层就是默认的，其他层都是用这个的。

评论
flyingone
菜鸟
2013-06-17 16:51:09     打赏
3楼
你可以直接把gnd vcc层删掉就可以的，

评论
李雪峰
高工
2013-06-18 09:18:58     打赏
4楼

水平很高呢


评论
winthony
工程师
2013-06-18 11:30:56     打赏
5楼

看你的习惯，一般不用单独定义，就用默认的内层就可以了

 


评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航