实验名称:基于CPLD的多通道模拟量采集
实验概要:主要功能是通过CPLD完成多路模拟量的采集。由于接下来的学习中需要高速的多路AD采集,而自己使用的STM32并不适合做这个,所以打算使用CPLD。初步设计把外部AD的模拟量输入按照可变的采样频率采样,并通过RS232接口发送至上位机。
以前都是做的STM32方面,希望通过贵网站的DIY活动,学习一下CPLD,以后也方便学习FPGA。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |