网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » FPGA经验总结：时序是设计出来的

共88条 1/9 1 2 3 4 5 6 › ›| 跳转至页

FPGA经验总结：时序是设计出来的

九哥
助工
2013-07-01 13:26:47     打赏

每一个项目都有很严格的评审，只有评审通过了，才能做下一步的工作。

        以做逻辑为例，并不是一上来就开始写代码，而是要先写总体设计方案和逻辑详细设计方案，要等这些方案评审通过，认为可行了，才能进行编码，一般来说这部分工作所占的时间要远大于编码的时间。总体方案主要是涉及模块划分，一级模块和二级模块的接口信号和时序（我们要求把接口信号的时序波形描述出来）以及将来如何测试设计。在这一级方案中，要保证在今后的设计中时序要收敛到一级模块（最后是在二级模块中）。

——回复可见内容——

回复
收藏
0



关键词： 经验总结     时序     设计     出来    

winthony
工程师
2013-07-01 14:13:32     打赏
2楼
这就是系统工程师的作用。要在系统层面把握整个系统的架构和层次，把项目分解，然后交给具体coding的员工完成具体模块的功能实现。

评论
xie0jing0
工程师
2013-07-01 22:35:45     打赏
3楼
学习下

评论
jeffreychen
工程师
2013-07-02 09:32:32     打赏
4楼

check it



评论
caokang
高工
2013-07-04 14:44:55     打赏
5楼

learn it


评论
落月风情
高工
2013-07-04 15:13:18     打赏
6楼
九哥给力啊 

评论
pighui
菜鸟
2013-08-26 16:48:38     打赏
7楼
路还很长

评论
show_up
菜鸟
2013-09-23 19:10:47     打赏
8楼

学习之

 


评论
wanglong123
菜鸟
2013-09-23 21:36:24     打赏
9楼
看看，很好用

评论
啸风
专家
2013-09-23 23:45:55     打赏
10楼
不知此九哥是彼九哥？ 都不错

评论
共88条 1/9 1 2 3 4 5 6 › ›| 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]