大家好，
我用的软件是ISE13.1.芯片是spartan3a。
请教一个非常蹊跷的问题。
代码如下：
reg flag;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
flag <= 0;
else if(full_pulse)
flag <= 1;
else if(color == 2'd3)
flag <= 0;
else
;
end
full_pulse是一个脉冲，color是一个颜色计数。
问题是，有的情况下，当full_pulse使flag = 1之后，flag又立刻变成0，而此时rst_n一直是1的，color也没有加到3，就是说让flag变成0的条件并没有满足。
为什么flag会自动拉低呢？
非常感谢！
共10条
1/1 1 跳转至页
是的，您的想法有些问题。因为数字设计应该坚持同步设计原则，以保证电路的可靠性。目前full_pulse 来自另外一个clock domain, 而且是一个脉冲，而不是电平。这种情况下，你可以采用toggle synchronizer [Ref 1] 来处理，以在新的clock domain 中能产生一个完整的脉冲。 目前你所遇到这种情况，可能是因为你在cross clock domain 后，又经过一系列组合逻辑，会产生毛刺。在同步设计的情况下，毛刺不是问题，但是在异步cross clock domain 情况下，就会引起误触发 Ref: [1] Practical design for transferring signals between clock domains， By Michael Crews and Yong Yuenyongsgool, Philips Semiconductors， EDN Magazine, Feb, 2003
共10条
1/1 1 跳转至页
回复
| 打赏帖 | |
|---|---|
| 【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
| 【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
| 【瑞萨RA2E1开发板】：使用ADC功能实现位移传感器采集方案被打赏20分 | |
| 【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
| 【nRF7002DK】日志打印被打赏20分 | |
| rtthread硬件加密-5hash加密分析被打赏10分 | |
| 【STM32F769】SD卡驱动及其调试经验分享被打赏32分 | |
| 【分享开发笔记，赚取电动螺丝刀】使用看门狗降低系统隐藏bug触发概率被打赏18分 | |
| 【STM32F769】调试SD驱动，由于其时钟配置不对引起的错误以及排查记录被打赏35分 | |
| 【分享开发笔记，赚取电动螺丝刀】MCUXpressoConfigTools配置外设时的异常解决被打赏24分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂