大家好，
我用的软件是ISE13.1.芯片是spartan3a。
请教一个非常蹊跷的问题。
代码如下：
reg flag;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
flag <= 0;
else if(full_pulse)
flag <= 1;
else if(color == 2'd3)
flag <= 0;
else
;
end
full_pulse是一个脉冲，color是一个颜色计数。
问题是，有的情况下，当full_pulse使flag = 1之后，flag又立刻变成0，而此时rst_n一直是1的，color也没有加到3，就是说让flag变成0的条件并没有满足。
为什么flag会自动拉低呢？
非常感谢！
共10条
1/1 1 跳转至页
是的，您的想法有些问题。因为数字设计应该坚持同步设计原则，以保证电路的可靠性。目前full_pulse 来自另外一个clock domain, 而且是一个脉冲，而不是电平。这种情况下，你可以采用toggle synchronizer [Ref 1] 来处理，以在新的clock domain 中能产生一个完整的脉冲。 目前你所遇到这种情况，可能是因为你在cross clock domain 后，又经过一系列组合逻辑，会产生毛刺。在同步设计的情况下，毛刺不是问题，但是在异步cross clock domain 情况下，就会引起误触发 Ref: [1] Practical design for transferring signals between clock domains， By Michael Crews and Yong Yuenyongsgool, Philips Semiconductors， EDN Magazine, Feb, 2003
共10条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 2026年“我要开发板活动”第三季，开始了！ | |
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
 我要赚赏金打赏帖 |
|
|---|---|
| 【分享开发笔记，赚取电动螺丝刀】在音频测试中顺序的调整可改变功效被打赏￥18元 | |
| 【分享开发笔记，赚取电动螺丝刀】点阵显示模块及其应用-----献给新年的小礼物被打赏￥22元 | |
| 基于地奇星开发板的数码管模块显示技术被打赏￥23元 | |
| window下生成compilecommands.json的的方法被打赏￥22元 | |
| 【S32K3XX】GPIO中断配置被打赏￥26元 | |
| 【分享开发笔记，赚取电动螺丝刀】WS2812B的RGB灯介绍以及驱动方法被打赏￥25元 | |
| PTC与NTC功能常规对比被打赏￥14元 | |
| 【S32K3XX】核间通信MU使用被打赏￥27元 | |
| 【分享开发笔记，赚取电动螺丝刀】关于3pin锂电池接口的介绍/使用被打赏￥16元 | |
| 以启明云端ESP32P4开发板实现TF卡读写功能被打赏￥28元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
