请教各位一个问题:
我现在30MHz的晶振单独测量时输出是0V对称(Vp_p为2.5V)的正弦波,但是当将它接到芯片EP3C16E144C8的89脚(clk6)时,晶振信号电平被抬高了大约3.3V,也就是说89脚上面有约3.3V的直流电压,这样的话,晶振信号将无法辨识,请问
1、这是那个地方的问题?
2、FPGA的时钟管脚正常时候的电平应该是高还是低?
补充一个问题:在给配置芯片(EPCS4)写程序(*.jic)时FPGA外部可不可以不接晶振?
求指点
FPGA的.jic文件下载问题
现在我使用的是quartus II 12.0版本,FPGA的型号为EP3C16E144C8,配置芯片为EPCS4。烧些现象如下烧写现象如下:
1、使用JTAG下载.sof文件,FPGA运行正常;
2、但是使用.jic文件时,勾选config,不管勾不勾选verify和blank-check,都只能烧写到84%就失败了。
3、错误信息如下:
Error (209025): Can't recognize silicon ID for device 1
Error (209012): Operation failed
用示波器测试下载时EPCS4的管脚1(nCSO)时,发现FPGA没有输出低电平,请问是什么故障?
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |