1、再次强调布局和走线一定要按原理图进行,走线要短。
2、强电之间,强弱电之间的爬电距离不小于2.5mm,小于时必须割槽,但不能小于2mm.
3、地线,电源线尽量加粗,高、低速和模、数地线分开一点接线。
4、一般而言,35um厚的铜箔,1mm宽能走1A的电流。
5、7805前的滤波电容一般为1A/1000uF,每个IC的电源脚建议用104的电容进行滤波,防止长线干扰。
6、CPU的晶振走线一定要短,晶振附近尽量不要走信号线,并用尽量用地线包住。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
