网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 设计嵌入式系统时遇见的问题

共2条 1/1 1 跳转至页

设计嵌入式系统时遇见的问题

站的高尿的远
助工
2015-06-19 17:47:22     打赏
请问群里的大神们一个问题
在设计嵌入式系统时遇见的问题，PCB是自己设计的，采用的芯片XILINX VIRTEX6系列的 FPGA（XC6VLX240t）和MICRON 的DDR3(MT8JSF25664HZ)。其中分配给DDR3发FPGA bank是 bank35,bank36,bank25,bank26. 由于PCB设计过程没有注意到 “需要预留（Not Connect）这四个FPGA bank里的SRCC或MRCC的P管脚，因为MIG的时钟走线和数据获取过程需用用到相应管脚的IODELAY, OSERDES, and associated routing等资源”，我们设计出来PCB把这些SRCC或MRCC管脚作为DDR3的DQ数据走线了。导致未能生成与DDR3 连接的core，问有没有什么补救办法？ 
回复
收藏
0

machinnneee
专家
2015-06-19 18:06:07     打赏
2楼
如果前期调试，可以隔断飞线，但是稳定性值得推敲，毕竟做一块板子价格在那里。实在不行只能重新做板子了

评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]