请问群里的大神们一个问题
在设计嵌入式系统时遇见的问题，PCB是自己设计的，采用的芯片XILINX VIRTEX6系列的 FPGA（XC6VLX240t）和MICRON 的DDR3(MT8JSF25664HZ)。其中分配给DDR3发FPGA bank是 bank35,bank36,bank25,bank26. 由于PCB设计过程没有注意到 “需要预留（Not Connect）这四个FPGA bank里的SRCC或MRCC的P管脚，因为MIG的时钟走线和数据获取过程需用用到相应管脚的IODELAY, OSERDES, and associated routing等资源”，我们设计出来PCB把这些SRCC或MRCC管脚作为DDR3的DQ数据走线了。导致未能生成与DDR3 连接的core，问有没有什么补救办法？
| 打赏帖 | |
|---|---|
| 【Zephyr】MCXN947 Zephyr 开发入门适配shell被打赏20分 | |
| 【我要开发板】6.联合MATLAB记录数据被打赏50分 | |
| 【瑞萨RA2E1开发板】：使用ADC功能实现位移传感器采集方案被打赏20分 | |
| 【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
| 【nRF7002DK】日志打印被打赏20分 | |
| rtthread硬件加密-5hash加密分析被打赏10分 | |
| 【STM32F769】SD卡驱动及其调试经验分享被打赏32分 | |
| 【分享开发笔记，赚取电动螺丝刀】使用看门狗降低系统隐藏bug触发概率被打赏18分 | |
| 【STM32F769】调试SD驱动，由于其时钟配置不对引起的错误以及排查记录被打赏35分 | |
| 【分享开发笔记，赚取电动螺丝刀】MCUXpressoConfigTools配置外设时的异常解决被打赏24分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂