CPLD VHDL中一般都是在有高频时钟输入时，用计数的方式产生分频信号，我现在是要一个频率约为2HZ时钟信号的低电平期间产生多个脉冲，比如2000个，有点类似于单片机中低电平片选信号有效后就输出多个脉冲一样，如何实现? 急求高人指点？
 我要赚赏金打赏帖 |
|
|---|---|
| 片外存储Flash使用方法(Arduino IDE环境)被打赏￥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏￥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏￥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏￥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏￥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏￥21元 | |
| 「AI编程记录--含源码」用一晚上的时间写一个esp32的示波器被打赏￥19元 | |
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
