如何处理没有使用的IO管管脚，肯定很多设计过程师都在迷茫中。这个问题该如何呢？
是悬空还是应该做其他处理，如果悬空，当设计管脚不够用必然会造成整个板卡的改版。
如果去避免这个问题，这也是Xilinx ISE强大的地方。
我们可以在生成BIT的时候，完成这个工作。
具体设置，见图：选择上下拉或者高阻态。
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
