【简介】

从以下的TLS3228 的框图可知，芯片的时钟系统主要由 内/外 部的32.768k 和 内/外部 24M 时钟和PLL 这五路时钟源组成。

从以下的时钟系统的描述可知，芯片正常的工作的时钟源由RC_24M/XTL_24M/PLL 来提供。

SDK 的软件包对时钟的配置定义成了宏定义，我们只要使用对应的宏来配置时钟系统即可。

本地使用的PLL 144M 的时钟配置，DF25 CORE 72M HCLK_N22 36M MSPI 48M的时钟运行模式。

本地添加如下的测试代码打印时钟频率，打印信息和本地配置保持一致.

unsigned int socclk(char argc, char **argv)
{
    UNUSED(argc);
    UNUSED(argv);
    printf("pll clock: %d MHz\r\n", sys_clk.pll_clk);
    printf("cpu clock: %d MHz\r\n", sys_clk.cclk);
    printf("hclk clock: %d MHz\r\n", sys_clk.hclk_n22);
    printf("pclk clock: %d MHz\r\n", sys_clk.pclk);
    printf("mspi clock: %d MHz\r\n", sys_clk.mspi_clk);
    return 0;
}

从上述的配置结合如下该图可知，0x80140828[5:4] 用于选择系统时钟源，0x80140828[3:0] 用于配置sys_clk 的分频系数，本地dump 对应的寄存器如下，上述时钟系统配置的PLL 144M CCLK 72M 是匹配的。