网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 华为的一道笔试题

共14条 1/2 1 2 › 跳转至页

华为的一道笔试题

circlegq
菜鸟
2006-12-09 18:37:17     打赏
时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为 T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。
回复
收藏
0



关键词： 为的     一道     试题    

ernesto1209
菜鸟
2007-02-12 20:57:00     打赏
2楼

的确当初学过，可是好长时间不用，遗忘了[em06]

还要努力啊

[em11]

评论
ernesto1209
菜鸟
2007-02-12 20:57:00     打赏
3楼

的确当初学过，可是好长时间不用，遗忘了[em06]

还要努力啊

[em11]

评论
ARMChina
菜鸟
2007-02-26 21:57:00     打赏
4楼

这个题目明显有问题，可能网友转贴时弄错了。

假设D1在前，D2去采样D1的数据，要满足两个条件

1）D1的DtoQmax + CombinationDelaymax + D2setupmax < T

2) D1的DtoQmin + CombinationDelaymin > D2holdtime

可能工作8年不算长，幸好还没忘。


评论
cole
菜鸟
2007-02-28 00:02:00     打赏
5楼

建立时间和保持时间是针对时钟沿而言的，

是不是D1的输出，然后经过一段组合逻辑到了D2的输入？

应该有一个电路图，我们才能讨论它们的时间关系。

[align=right][color=#000066][此贴子已经被作者于2007-2-27 16:04:37编辑过][/color][/align]

评论
noisyroad
菜鸟
2007-03-29 18:46:00     打赏
6楼
顶！

评论
sbgusbvk
菜鸟
2007-04-06 07:36:00     打赏
7楼
顶.顶

评论
duyingh
菜鸟
2007-04-28 21:46:00     打赏
8楼
[em01]原题就是这样的吗？真是高深莫测，我连题是什么意思都看不懂[em14]

评论
yzlhccdec
菜鸟
2007-04-30 06:31:00     打赏
9楼
题目是不是有问题哦

评论
benson16858
菜鸟
2010-06-26 23:42:31     打赏
10楼

wo ye mei kan dong


评论
共14条 1/2 1 2 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]